PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-022985

(43)Date of publication of application: 24.01.2003

(51)Int.CI.

H01L 21/285 C23C 16/14 C23C 16/34

H01L 21/768

(21)Application number: 2001-209127

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

10.07.2001

(72)Inventor: ABE HIROMITSU


KISHIDA TAKENOBU HINOMURA TORU HARADA TSUYOSHI

(54) METHOD AND DEVICE FOR PRODUCING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a production method for semiconductor device with which the embedding defect of W does not occur when forming a TiN film in the contact hole of a high aspect ratio by a CVD method using organometallic materials.

SOLUTION: A Ti film 15 for covering the inside of a contact hole 14 formed on an insulating film 13 on a Si wafer 11 is deposited and a TiN film 16 is deposited on the Ti film by the CVD method using organic titanium materials. After the quality of the TiN film is improved by exposing the surface of the TiN film under plasma, a W film 113 is deposited by a CVD method using WF6 and SiH4. The thickness of a titanium-nitride film to be deposited at once is made equal to or less than the value with which the moisture to be taken in when exposed to the atmosphere can be suppressed, and the desired thickness can be obtained by a plurality of process cycles. Otherwise, WF6 is supplied before SiH4 or flow ratio of WF6/SiH4 is made into 1.2 to 1.8 and the initialcore of W is formed tight.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-22985 (P2003-22985A)

(43)公開日 平成15年1月24日(2003.1.24)


(51) Int.Cl.7	識別記号	FI	テーマコート*(参考)	
H01L 21/285		H 0 1 L 21/285	C 4K030	
	301		301R 4M104	
C 2 3 C 16/14		C 2 3 C 16/14	5 F 0 3 3	
16/34		16/34		
H01L 21/768		H01L 21/90	1 L 21/90 C	
		審査請求 未請求	請求項の数11 OL (全 14 頁)	
(21)出願番号	特願2001-209127(P2001-209127)	(71)出顧人 00000582	人 000005821	
		松下電器	産業株式会社	
(22)出顧日	平成13年7月10日(2001.7.10)	大阪府門真市大字門真1006番地		
		(72)発明者 阿部 弘	光	
		大阪府門	真市大字門真1006番地 松下電器	
		産業株式	会社内	
		(72)発明者 岸田 剛	信	
		大阪府門	真市大字門真1006番地 松下電器	
		産業株式	会社内	
		(74)代理人 11000004	10	
		特許業務	特許業務法人池内・佐藤アンドパートナー	
		ズ		
			最終質に続く	

(54) 【発明の名称】 半導体装置の製造方法およびその製造装置

(57)【要約】

【課題】 高アスペクト比のコンタクトホールに、有機 金属材料を用いたCVD法によりTiN膜を形成する際 に、Wの埋め込み不良が発生しない半導体装置の製造方 法を提供する。

【解決手段】 Si基板 11上の絶縁膜 13に形成されたコンタクトホール 14内を被覆する Ti 膜 15 を堆積し、有機チタン材料を用いた CVD 法により Ti 膜上に Ti N膜 16 を堆積する。 Ti N膜の表面をプラズマに 暴露して Ti N膜の改質を行った後、 WF_6 と Si H_4 を 用いた CVD 法により W 膜 113 を堆積する。 1 回に堆積する 室 U を U が U を U が U を U が U を U が U を U が U を U が U を U が U を U U を U を U を U を U を U を U を U を U を U を U



【特許請求の範囲】

【請求項1】 シリコン基板上の所定領域に二珪化コバ ルト層を形成する工程(a)と、

前記シリコン基板上に絶縁膜を堆積する工程(b)と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト ホールを形成する工程(c)と、

スパッタ法により前記コンタクトホール内を被覆するチ タン膜を堆積する工程(d)と、

化学的気相成長法により有機チタン材料を用いて前記チ タン膜上にC (炭素) を含んだ窒化チタン膜を堆積する 10 工程(e)と、

前記窒化チタン膜の表面を水素および窒素のプラズマに 暴露して、前記室化チタン膜から少なくとも前記C(炭 素)を除去する工程(f)と、

工程(f)の後に、化学的気相成長法により六弗化タン グステンとモノシランを用いて前記室化チタン膜上にタ ングステン膜を堆積する工程(g)とを備え、

工程 (e) で1回に堆積する前記窒化チタン膜の膜厚 を、その後大気に曝されることにより膜中に取り込まれ る水分を抑制できる厚さ以下に設定し、

工程(e)から工程(f)の工程サイクルを複数回行っ て、所望とする膜厚の前記窒化チタン膜を形成すること を特徴とする半導体装置の製造方法。

【請求項2】 前記コンタクトホールの下部側壁におけ る前記窒化チタン膜の膜厚を、約3~4 nmの範囲とす ることを特徴とする請求項1記載の半導体装置の製造方 法。

【請求項3】 シリコン基板の表面に堆積する前記窒化 チタン膜の膜厚を、1サイクル当たり5nm以下とし、 2サイクルの合計で5~7nmの範囲とすることを特徴 30 とする請求項2記載の半導体装置の製造方法。

【請求項4】 シリコン基板上の所定領域に二珪化コバ ルト層を形成する工程(a)と、

前記シリコン基板上に絶縁膜を堆積する工程(b)と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト ホールを形成する工程(c)と、

スパッタ法により前記コンタクトホール内を被覆するチ タン膜を堆積する工程(d)と、

化学的気相成長法により有機チタン材料を用いて前記チ タン膜上に少なくともC (炭素) を含んだ窒化チタン膜 40 を堆積する工程(e)と、

前記室化チタン膜の表面を水素および窒素のプラズマに 暴露して、前記窒化チタン膜から少なくとも前記C(炭 素) を除去する工程(f)と、

工程(f)の後に、化学的気相成長法により六弗化タン グステンとモノシランを用いて前記室化チタン膜上にタ ングステン膜を堆積する工程(g)とを備え、

工程(g)では、前記六弗化タングステンを前記モノシ ランよりも先に前記シリコン基板の表面に供給して、前 記室化チタン膜上にタングステンの初期核を密に形成し 50 た後に、前記モノシランも前記シリコン基板の表面に供 給して、さらに前記室化チタン膜上に前記タングステン 膜を堆積することを特徴とする半導体装置の製造方法。

【請求項5】 シリコン基板上の所定領域に二珪化コバ ルト層を形成する工程(a)と、

前記シリコン基板上に絶縁膜を堆積する工程(b)と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト ホールを形成する工程(c)と、

スパッタ法により前記コンタクトホール内を被覆するチ タン膜を堆積する工程(d)と、

化学的気相成長法により有機チタン材料を用いて前記チ タン膜上に少なくともC (炭素) を含んだ窒化チタン膜 を堆積する工程(e)と、

前記室化チタン膜の表面を水素および窒素のプラズマに 暴露して、前記窒化チタン膜から少なくとも前記C(炭 素)を除去する工程(f)と、

工程(f)の後に、化学的気相成長法により六弗化タン グステンとモノシランを用いて前記室化チタン膜上にタ ングステン膜を堆積する工程(g)とを備え、

工程(g)では、前記シリコン基板の表面に供給され る、前記モノシランに対する前記六弗化タングステンの 流量比率を1.2~1.8に設定して、前記室化チタン 膜上にタングステンの初期核を密に形成した後に、さら に前記室化チタン膜上に前記タングステン膜を堆積する ことを特徴とする半導体装置の製造方法。

【請求項6】 工程(e)および工程(f)を同一のチ ャンバ内で連続して行い、工程(d)、工程(e)、工 程(f)および工程(g)を真空中で連続して行うこと を特徴とする請求項1~5のいずれか1項に記載の半導 体装置の製造方法。

【請求項7】 シリコン基板上の所定領域に二珪化コバ ルト層を形成する工程(a)と、

前記シリコン基板上に絶縁膜を堆積する工程(b)と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト ホールを形成する工程(c)と、

スパッタ法により前記コンタクトホール内を被覆するチ タン膜を堆積する工程(d)と、

化学的気相成長法により有機チタン材料を用いて前記チ タン膜上に少なくともC (炭素) を含んだ窒化チタン膜 を堆積する工程(e)と、

化学的気相成長法により六弗化タングステンとモノシラ ンを用いて前記窒化チタン膜上にタングステン膜を堆積 する工程(f)とを備え、

工程(f)では、前記六弗化タングステンと前記モノシ ランを前記シリコン基板の表面に供給する前に、前記タ ングステン膜を堆積するチャンバ内で前記シリコン基板 を真空中で加熱して、前記窒化チタン膜に含まれる少な くとも前記水分を外部に放出することを特徴とする半導 体装置の製造方法。

【請求項8】 工程(d)、工程(e)および工程

(f) を真空中で連続して行うことを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 前記有機チタン材料はテトラキスジメチルアミノチタンであることを特徴とする請求項1~8のいずれか1項に記載の半導体装置の製造方法。

【請求項10】 スパッタ法によりチタン膜を堆積する 第1の成膜室と、

化学的気相成長法により少なくともC (炭素)を含んだ窒化チタン膜を堆積し、且つ前記窒化チタン膜に含まれる少なくとも前記水分を除去する第2の成膜室と、

前記窒化チタン膜を形成した半導体基板を真空中で熱処理する熱処理室と、

化学的気相成長法によりタングステン膜を堆積する第3 の成膜室と、

前記第1の成膜室、前記第2の成膜室、前記熱処理室および前記第3の成膜室の間を接続する真空搬送室とを備えたことを特徴とする半導体装置の製造装置。

【請求項11】 請求項9に記載の半導体装置の製造装置において、

前記第1の成膜室は、第1の真空チャンバと、前記第1の真空チャンバ内に設けたチタンターゲットと、前記第1の真空チャンバ内に設けた基板ホルダーと、前記第1の真空チャンバに設けた第1の排気口と、前記第1の真空チャンバに設けたアルゴン用の第1のガス導入口と、前記第1の真空チャンバ内に設けたプラズマ放電用の第1の電極と、前記第1の電極に接続する第1の高周波電源とを有し、

前記第2の成膜室は、第2の真空チャンバと、前記第2 の真空チャンバ内に設けた第1のサセプタと、前記第1 のサセプタ内に設けた第1の加熱機構と、前記第1の加 30 熱機構に接続する第1の電源と、前記第2の真空チャン バに設けた第2の排気口と、前記第2の真空チャンバに 付属するガス供給システムに設けた有機チタン材料、水 素および窒素用の第2のガス導入口と、前記第2の真空 チャンバ内に設けたプラズマ放電用の第2の電極と、前 記第2の電極に接続する第2の高周波電源とを有し、 前記第3の成膜室は、第3の真空チャンバと、前記第3 の真空チャンバ内に設けた第2のサセプタと、前記第2 のサセプタ内に設けた第2の加熱機構と、前記第2の加 熱機構に接続する第2の電源と、前記第3の真空チャン 40 バに設けた第3の排気口と、前記第3の真空チャンバに 設けた六弗化タングステンおよびモノシラン用の第3の ガス導入口とを有し、

前記熱処理室は、第4の真空チャンバと、前記第4の真空チャンバ内に設けた基板ホルダーと、前記第4の真空チャンバ内に設けた基板加熱用のランプと、前記ランプに接続する第3の電源と、前記第4の真空チャンバに設けた第4の排気口と、前記第4の真空チャンバに設けた窒素用の第4のガス導入口とを有し、

前記真空搬送室は、第5の真空チャンバと、前記第5の 50 Wプラグを形成する。

真空チャンバ内に設けた基板ホルダーと、前記第5の真空チャンバに設けた第5の排気口と、前記第5の真空チャンバに設けた窒素用の第5のガス導入口と、前記第5の真空チャンバに接続するロードロック室とを有するこ

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方法およびその製造装置に関し、特に、微細なコンタクト ホールにWプラグを形成するための密着層の改善に関する。

とを特徴とする半導体装置の製造装置。

[0002]

【従来の技術】半導体装置の微細化に伴い、シリコン (Si)基板へのコンタクト等にタングステン(W)プラグを形成し、バリアメタル且つ密着層として窒化チタン(TiN)膜を形成する際には、ステップカバレッジの優れた化学的気相成長(CVD)法を用いることが一般的になっている。

【0003】以下、従来例について図面を参照しながら 説明する。図9は従来例における半導体装置の製造工程 を示す断面図である。この製造方法は、有機金属材料を 原料としたCVD法(以下、MO-CVD法と記す)に よりTiN膜を成膜した後、CVD法によりタングステン(W)膜を成膜してコンタクトホール内に埋め込み、 Wプラグを形成する方法である。

【0004】まず、図9(a)に示すように、シリコン(Si)基板41上にコバルトシリサイド42を形成し、その上に堆積された絶縁膜43にコンタクトホール44を形成する。その後、図9(b)に示すように、W膜の密着層として、指向性スパッタ法によりチタン(Ti)膜45を形成する。

【0005】次に、図9(c)に示すように、テトラキスジメチルアミノチタン(TDMAT)を用いたCVD法によりTiN膜46を10nm堆積する。この場合、コンタクトホール44の下部側壁に約6nm堆積する。また、TDMATの熱分解でTiN膜46の成膜を行うので、TiN度46には炭素(C)が含まれている。従ってその後、図9(d)に示すように、TiN度46の表面を、真空中で連続的に水素ガス(H_2)および窒素ガス (N_2)によるプラズマ47に暴露する。この時、プラズマに暴露されることにより、TiN度46の膜中より炭素が除去されてTiN度48になる。

【0006】次に、図9(e)に示すように、Si基板41を成膜装置より取り出した後(大気に暴露)、650℃で30秒程度の熱処理を加える。その後、図9

(f)に示すように、上述のTiN膜46/Ti膜45 で構成された密着層の上に、W-CVD成長によりW膜を形成する。それにより、コンタクトホール44内にW膜413の埋め込みを行い、図9(g)に示すように、Wプラグを形成する。

【0007】以上のように、MO-CVD法を用いてT i N膜46をコンタクトホール44に堆積した場合、C VD法の特徴であるコンフォーマルな成膜特性により、 スパッタ法以上のボトムカバレッジを有し、TiN膜4 6本来の機能として優れたバリア性を示す。

【0008】上述のW-CVD成長において、初期核の 形成過程は重要であり、初期核の形成が出来ない場合、 その後の成長過程(H2による還元)においてWは成長 せず、結果としてコンタクトホール44内にWを埋め込 むことが出来ず、コンタクト電極の接続不良につなが る。従来のW-CVD成長では、TiN膜46/Ti膜 45の密着層を形成後、Si基板41がW-CVD装置 内に入ると即座に、Si基板はアルゴン(Ar)を主と したキャリアガスの雰囲気中で、数Torrから数十T orrの条件下で加熱される。その後、初期核の形成を 補助することを目的として、図9 (f) に示すように、 モノシラン (SiH₄) 410に暴露 (30sccmで 15秒) された後に、六弗化タングステン (WF₆) 4 9とSiH₄410を同時にチャンバ内に導入(SiH₄ 還元)して、Wの初期核411の形成を目的として50 nm成膜する。この時のWF6とSiH4の流量は、それ ぞれ30sccmと15sccmである。その後、図9 (g) に示すように、WF649とH2412よる (H2 **還元)メインステップの成長により、コンタクトホール** 44をW膜413で埋め込む。

[0009]

【発明が解決しようとする課題】しかしながら、従来の 半導体装置の製造方法では、コンタクトホール44が深 くなり、且つ開口径が小さくなると、Wプラグの形成時 にW膜413が埋まらないという問題が発生した。即 ち、有機金属材料としてTDMATを用いた場合、上述 のように、TDMATの熱分解でTiN膜46の成膜を 行うので、膜中には炭素が含まれ、それ以外にも未分解 のTDMATの成分としてのアンモニア(NH₃)と大 気に晒されることにより水分 (H2O) が膜中に取り込 まれている。

【0010】その後、TiN膜48上にW-CVD成長 を行うと、後述するように、コンタクトホール44内で TiN膜48に含まれた水分の脱ガスが生じるために、 Wの初期核411が形成されず、したがって、コンタク トホール44の下部にW膜が成長しないという埋め込み 不良が発生する。

【0011】このことについて、実験結果を基に説明す る。図10および図11は、従来例におけるCVD-T iN膜からの脱ガス量(TDS分析)の評価結果を示し

【0012】図10は、TiN膜堆積後のプラズマ暴露 の影響について調べたものである。上段のグラフはas d epoのT i N膜の場合、下段はT i N成膜後、水洗及び

10の上段に示される通り、プラズマ暴露を行うと、T i N膜からNH3とH2Oの脱ガス量はプラズマ暴露前と 比較してそれぞれ約60%と約40%に低減するが、ま だかなりの脱ガスが発生する。これにより、プラズマ暴 露によりTiN膜の改質が行われ、TiN成膜後に膜中 に取り込まれる水分の量は減少するものの、それでも相 当量の水分が膜から放出されることが判る。

【0013】図11は、プラズマ処理の影響が及ばない コンタクトホール下部側壁の影響について調べたもので ある。上段はプラズマ処理を行っていないTiN膜の場 合、下段はプラズマ処理を行わず水洗処理を行ったTi N膜の場合を示す。図11の上段に示される通り、熱処 理を加えると、TiN膜からのNH3とH2Oの脱ガス量 は、熱処理前と比較してそれぞれ約20%と約80%に 低減するが、まだかなりの脱ガスが発生する。これは、 熱処理によりTiN膜の表面に吸着している水分(30 0℃以下で発生) に関しては低減するが、膜中に含まれ る水分(400℃程度で発生)に関しては殆ど低減しな いためと考えられる。

【0014】更に、この膜に水洗処理を施した場合、水 洗することがTiNの膜中に水分が取り込まれる原因と なるかどうかを調べたが、図11の下段から分かる通 り、水洗の有無にかかわらず、TDSにより脱水が確認 されており、大気に曝露することが支配的であることが 判る。

【0015】 したがって、このような状態のTiN膜を 密着層として用いると、特に開口径が0.35μm以下 で、且つ深さが1. 0μm以上になるコンタクトホール の場合、W-CVD成長時の初期核の形成過程におい て、材料ガスであるWF6とSiH4が、Wの成膜中にS i 基板が加熱されることにより(基板温度は約430 ℃) コンタクトホール底部のT i N膜から発生した水分 の脱ガスにより妨げられて、コンタクトホール内部へ拡 散されず、正常な初期核の形成を行うことが出来ない。 従って、下地としての初期核が正常に成長しない部分に はWが成長せず、図9 (g) に示すような埋め込み不良 が発生した。

【0016】本発明は、上記の課題を鑑みてなされたも のであって、有機金属材料を原料としたCVD法により 形成したTiN膜を密着層として用いた場合における、 W-CVD成長による埋め込み特性の向上を図り、電気 的かつ形状的にも安定したWプラグの形成方法を提供す ることを目的とする。

[0017]

【課題を解決するための手段】本発明に係る第1の半導 体装置の製造方法は、シリコン基板上の所定領域に二珪 化コバルト層を形成する工程(a)と、シリコン基板上 に絶縁膜を堆積する工程(b)と、絶縁膜に二珪化コバ ルト層に達するコンタクトホールを形成する工程(c) N2雰囲気による熱処理を行った場合について示す。図 50 と、スパッタ法によりコンタクトホール内を被覆するチ タン膜を堆積する工程(d)と、化学的気相成長法により有機チタン材料を用いてチタン膜上にC(炭素)を含んだ窒化チタン膜を堆積する工程(e)と、窒化チタン膜の表面を水素および窒素のプラズマに暴露して、窒化チタン膜に含まれる少なくともC(炭素)を窒化チタン膜から除去する工程(f)と、工程(f)の後に、化学的気相成長法により六弗化タングステンとモノシランを用いて窒化チタン膜上にタングステン膜を堆積する工程

- (g) とを備える。上記の目的を達成するために、工程 (e) で1回に堆積する前記室化チタン膜の膜厚を、大 10 気開放後、膜中に取り込まれる空気中の水分の絶対量が
- (f) の工程サイクルを複数回行って、所望とする膜厚の窒化チタン膜を形成することを特徴とする。

少なくなる厚さ以下に設定し、工程(e)から工程

【0018】この構成によれば、TDMATの熱分解により堆積したTiN膜を密着層に用いても、W-CVD成長に際して脱ガスの発生が抑制され、電気的かつ形状的にも安定したWプラグを形成することが出来る。

【0019】上記の半導体装置の製造方法において、コンタクトホールの下部側壁における窒化チタン膜の膜厚 20を、約3~4nmの範囲とすることが好ましい。また、その場合、シリコン基板の表面に堆積する窒化チタン膜の膜厚を、1サイクル当たり5nm以下とし、2サイクルの合計で5~7nmの範囲とすることが好ましい。

【0020】本発明に係る第2の半導体装置の製造方法は、第1の方法における工程(a)~工程(g)と同様の工程を備え、工程(g)では、六弗化タングステンをモノシランよりも先にシリコン基板の表面に供給して、窒化チタン膜上にタングステンの初期核を密に形成した後に、モノシランもシリコン基板の表面に供給して、さ30らに窒化チタン膜上にタングステン膜を堆積することを特徴とする。

【0021】本発明に係る第3の半導体装置の製造方法は、第1の方法における工程(a)~工程(g)と同様の工程を備え、工程(g)では、シリコン基板の表面に供給される、モノシランに対する六弗化タングステンの流量比率を1.2~1.8に設定して、窒化チタン膜上にタングステンの初期核を密に形成した後に、さらに窒化チタン膜上にタングステン膜を堆積することを特徴とする。

【0022】上記いずれかの製造方法において、工程 (e) および工程(f) を同一のチャンバ内で連続して 行い、工程(d)、工程(e)、工程(f) および工程 (g) を真空中で連続して行うことが好ましい。

【0023】本発明に係る第4の半導体装置の製造方法は、シリコン基板上の所定領域に二珪化コバルト層を形成する工程(a)と、シリコン基板上に絶縁膜を堆積する工程(b)と、絶縁膜に二珪化コバルト層に達するコンタクトホールを形成する工程(c)と、スパッタ法によりコンタクトホール内を被覆するチタン膜を堆積する50

工程(d)と、化学的気相成長法により有機チタン材料を用いてチタン膜上にC(炭素)を含んだ窒化チタン膜を堆積する工程(e)と、化学的気相成長法により六弗化タングステンとモノシランを用いて窒化チタン膜上にタングステン膜を堆積する工程(f)とを備える。工程(f)では、六弗化タングステンとモノシランをシリコン基板の表面に供給する前に、タングステン膜を堆積するチャンバ内でシリコン基板を真空中で加熱して、窒化チタン膜に含まれる少なくとも水分を外部に放出することを特徴とする。

【0024】この構成によれば、TDMATの熱分解により堆積したTiN膜を密着層に用いても、W-CVD成長による埋め込み特性の向上を図り、電気的かつ形状的にも安定したWプラグを形成することが出来る。

【0025】この半導体装置の製造方法において、工程 (d)、工程(e)および工程(f)を真空中で連続し て行うすることが好ましい。

【0026】また、以上のいずれかの半導体装置の製造 方法において、有機チタン材料はテトラキスジメチルア ミノチタンであることが好ましい。

【0027】次に、本発明に係る半導体装置の製造装置は、スパッタ法によりチタン膜を堆積する第1の成膜室と、化学的気相成長法によりC(炭素)を含んだ窒化チタン膜を堆積し、且つ窒化チタン膜に含まれる少なくともC(炭素)を除去する第2の成膜室と、窒化チタン膜を形成した半導体基板を真空中で熱処理する熱処理室と、化学的気相成長法によりタングステン膜を堆積する第3の成膜室と、第1の成膜室、第2の成膜室、熱処理室および第3の成膜室の間を接続する真空搬送室とを備えたことを特徴とする。

【0028】この構成によると、TDMATの熱分解により堆積したTiN膜を大気に曝すことなく膜中に含まれる水分を除去できるので、W-CVD成長による埋め込み特性の向上を図り、電気的かつ形状的にも安定したWプラグを形成することが出来る。

【0029】上記の半導体装置の製造装置において好ましくは、第1の成膜室は、第1の真空チャンバと、第1の真空チャンバ内に設けたチタンターゲットと、第1の真空チャンバ内に設けた基板ホルダーと、第1の真空チャンバに設けた第1の排気口と、第1の真空チャンバ内に設けたプラズマ放電用の第1の電極と、第1の電極に接続する第1の高周波電源とを有する。また第2の成膜室は、第2の真空チャンバと、第2の真空チャンバ内に設けた第1のサセプタと、第1のサセプタ内に設けた第1の加熱機構と、第1の加熱機構に接続する第1の電源と、第2の真空チャンバに設けた第2の排気口と、第2の真空チャンバに付属するガス供給システムに設けた有機チタン材料、水素および窒素用の第2のガス導入口と、第2の真空チャンバ内に設けたプラズマ放電

用の第2の電極と、第2の電極に接続する第2の高周波 電源とを有する。また、第3の成膜室は、第3の真空チ ャンバと、第3の真空チャンバ内に設けた第2のサセプ タと、第2のサセプタ内に設けた第2の加熱機構と、第 2の加熱機構に接続する第2の電源と、第3の真空チャ ンバに設けた第3の排気口と、第3の真空チャンバに設 けた六弗化タングステンおよびモノシラン用の第3のガ ス導入口とを有する。また、熱処理室は、第4の真空チ ャンバと、第4の真空チャンバ内に設けた基板ホルダー と、第4の真空チャンバ内に設けた基板加熱用のランプ 10 と、ランプに接続する第3の電源と、第4の真空チャン バに設けた第4の排気口と、第4の真空チャンバに設け た窒素用の第4のガス導入口とを有する。また、真空搬 送室は、第5の真空チャンバと、第5の真空チャンバ内 に設けた基板ホルダーと、第5の真空チャンバに設けた 第5の排気口と、第5の真空チャンバに設けた窒素用の 第5のガス導入口と、第5の真空チャンバに接続するロ ードロック室とを有する。

[0030]

【発明の実施の形態】(第1の実施形態)本発明の第1の実施形態における半導体装置の製造方法について、図1を参照しながら説明する。

【0031】まず、図1 (a) に示すように、トランジスタなどの集積回路素子(図示せず)が形成されたSi基板11を用意し、コンタクト形成部にコバルトシリサイド層12を形成する。Si基板11上に絶縁膜13を1.4 μ m堆積する。この絶縁膜13は、二酸化ケイ素(SiО2)或いはホウ素及びリン添加二酸化珪素からなる。その後、リソグラフィー法およびドライエッチング法を適用することにより、絶縁膜13に開口径0.35 μ m以下のコンタクトホール14を形成する。次に、図1 (b) に示すように、真空中で連続的にアルゴン(Ar)や H_2 を用いるエッチング法によりコンタクトホール14底部の清浄化を行った後、指向性のスパッタ法用いてTi膜15を20nm堆積する。

【0032】次いで、図1 (c) に示すように、CVD 法によりTDMATを原料として用いて、TiN膜16を6nm形成する。この場合、コンタクトホール14の下部側壁には約3.5nm堆積する。また、前述のように、TDMATの熱分解によりTiN膜16を成膜するので、この膜中には炭素とアンモニアが含まれている。その後、図1 (d) に示すように、TiN膜16を H_2 及び N_2 によるプラズマ17に暴露して、膜中より炭素とアンモニアを除去してTiN度18に改質する。この場合、TiN度18は1サイクルあたり3nm堆積し、2サイクル繰り返すことにより合計で6nm形成した。この後、大気に暴露されることにより、コントクトホール下部側壁のプラズマに暴露されていない部分において、大気中の H_2 Oが膜中に取り込まれる。

【0033】次に、Si基板11を大気中に取り出し、

スクラバ洗浄等にて表面のパーティクル等を除去する。 その後、図1(e)に示すように、 N_2 雰囲気中におい て650℃で30秒の熱処理を行った後、Si基板11を再度大気中に取り出す。

10

【0034】次いで、図1 (f)~(g)に示すよう に、W-CVD成長を行い、コンタクトホール14にW 膜を埋め込む。このW-CVD成長の形成条件について 詳しく説明する。まずSi基板11を450℃のヒータ 一上で加熱し、チャンバ内の雰囲気を30Torrに維 持する。その際、キャリアガスとしてArやH2を用い る。その後、このチャンバ内にW-CVD成長の初期の 成長核(以下、初期核と記す)を形成するために、WF 619を先行して導入し、その1. 5秒後にSiH411 0を導入する。この時、WF₆の流量は40sccm、 SiH₄の流量は27sccmである。このWF₆19と S i H₄110の反応 (S i H₄還元) により初期核11 1を下地として50nm堆積する。その後、WF₆19 とH₂112の反応 (H₂還元) によりW膜113を20 0 nm堆積することにより、コンタクトホール1 4をW 膜113で埋め込みWプラグを形成する。

【0035】T i 膜 1 5を堆積する工程からW膜 1 13を堆積する工程までは、真空中で連続して行うことが好ましい。これは、W膜 1 13を堆積する前にT i N膜 1 6を大気に曝すと、大気中に含まれる水分が膜中に取り込まれて、T i N膜 1 6に含まれる水分量が増加してしまうからである。

【0036】上述した第1の実施形態の製造方法によれば、従来例で問題となったWプラグの埋め込み不良は、以下に示す3つの条件により改善される。

【0037】まず第1の条件である、MO-CVD法によるTiN膜の薄膜化について説明する。従来例では、TiN膜を10nm堆積(装置メーカーの標準レシピーを使用)している。これに対して本発明においては、Si基板の表面に堆積するTiN膜の厚さを1サイクル当たり5nm以下に設定して、2サイクルの合計で5~7nmの範囲とする。この点について、データに基づいて説明を行う。なお、この場合のコンタクトホールの下部側壁でのTiN膜厚は、約3~4nmの範囲となる。

【0038】図3に、TiN膜の厚さとプラズマ処理を施さないTiN膜からの脱ガス量(H_2O)についてのデータを示す。この図から分かるように、TiN膜の厚さと脱ガス量については単調増加の関係があり、TiN 膜厚が増加すると、脱ガス量が増え、Wの埋め込み特性が悪化するものと予想される。また、1 サイクル当たりの堆積膜厚を3 nm以下に設定すると、大気に晒された場合においても膜厚が薄いことにより、比較的膜中に取り込まれる水分量は低減される。その結果、W-CVD成長するためにSi 基板が加熱されても、改質されたTiN膜18 から脱ガスが発生することはない。

50 【0039】次に、TiN膜18の膜厚を種々変更し、

形成されてWプラグを用いてSi基板上にコンタクトチ ェーンを形成し、電気特性を測定した。その結果、図4 に示すように、TiN膜厚が3~4nmの範囲でコンタ クト抵抗値の最適値を得た。この理由は次のとおりであ る。TiN膜の厚さが4nmを超えると前述の通り、T i N膜からの脱ガス (HoO) が増え、埋め込み特性が 劣化し、Wプラグの抵抗が上昇することにより、電気特 性が悪化したものと考えられる。また、逆に3nm以下 になると、TiN膜の機能としての、W-CVD成長時 の材料ガスであるWFeによる基板へのアタックを防御 するバリア性が低下し、その影響が電気特性に現れたも のと考えられる。

【0040】次に、第2の条件である、W-CVD法に おける初期核の形成過程での材料ガスの導入方法につい て説明する。従来例では、初期核の形成時に材料ガスで ある、WF6とSiH4を同時にチャンバ内へ導入してい たが、本発明においては、WF6を先にチャンバ内へ導 入する。この点について、データに基づいて説明を行 う。

【0041】図5に、SiH4に対するWF6の導入タイ ミングを変化させた場合における、導入タイミングの変 化量(秒)に対する、W-CVD成長によるコンタクト ホール底部における初期核の成長状態でのボトムカバレ ッジを示す。

【0042】この図から分かるように、WFeを1秒以 上速くチャンバに導入した場合には初期核の密度が高く なり、初期核のボトムカバレッジは向上する。しかしな がら、1秒未満の場合は初期核の密度が低いため、初期 核のボトムカバレッジは悪化する。従って、後のメイン ステップにおけるW成長において、埋め込み不良に陥る 可能性が十分に考えられる。この理由として、コンタク トホール内におけるWF6とSiH4の拡散速度が関係し ているものと思われる。即ち、コンタクトホール内にお いて、比較的分子の大きいWF6は、拡散速度がSiH4 と比較して遅い。同時に導入した場合、Si Haのみが 先にコンタクトホール底部に到達するので、初期核の形 成を阻害して初期核の密度を低下させるものと思われ

【0043】次に、第3の条件である、W-CVD法に おける初期核の形成過程での材料ガスの導入量について 40 説明する。従来例では、W-CVD成長の初期核の形成 時に、材料ガスであるWF6とSiH4の流量をそれぞれ 30~40sccmと10~15sccmでチャンバに 導入していたが、本発明においては、WF6とSiH4の 流量をそれぞれ36~44sccmと24~30scc mの範囲とする。即ち、チャンバへの導入するWF₆/ SiH4の比率を調整して1.2~1.8とし、更にS i H₄の流量を20 s c c m以上とする。この点につい ても同様に、データに基づき説明を行う。

i H₄とWF₆の流量を変化させた場合の、コンタクトホ ールにおける初期核の形成状態でのボトムカバレッジを 示す。これらの図から分かるように、WF6/SiH4の 比率が40sccm/30sccmの場合に最も初期核 の形成状態が良い。さらに、この比率のマージンについ て確認を行ったところ、WF₆/SiH₄の比率が(36 ~44sccm) / (24~30sccm) の範囲内で 十分なボトムカバレッジが得られることを確認できた。

【0045】これに対して、この比率よりWF6を多く 導入した場合、WF6がSi基板をアタックして電気特 性が悪化することが十分に予想される。また、この比率 よりSiHaを多く導入した場合、過剰なSiHaの存在 により、チャンバ内に導入された後、Si基板に到達す る前に、WF6とSiHaが気相中で反応し、パーティク ルを生成しプロセスに悪影響を及ぼす。

【0046】上述したように、これらの条件は単独でも 十分な効果があるが、3つを組み合わせると最も効果が 高く、W-CVD成長においてW膜113は高い埋め込 み特性を得ることが出来る。

【0047】 (第2の実施形態) 次に、本発明の第2の 実施形態における半導体装置の製造方法について、図2 を参照しながら説明する。

【0048】まず、図2(a)に示すように、トランジ スタなどの集積回路素子 (図示せず) が形成されたSi 基板21を用意し、コンタクト形成部にコバルトシリサ イド層22を形成する。Si基板21上に絶縁膜23を 1. 4μm堆積する。この絶縁膜23は、例えば、二酸 化ケイ素(SiO2)、或いはホウ素及びリン添加二酸 化珪素により形成する。その後、リソグラフィー法およ びドライエッチング法を適用することにより、絶縁膜2 3に開口径0.35 μ m以下のコンタクトホール24を 形成する。

【0049】次いで、真空中で連続的にArやH2を用 いるエッチング法によりコンタクトホール底部の清浄化 を行った後、指向性のスパッタ法を用いてTi膜25a を20nm堆積する。次に、CVD法によりTDMAT を原料として用いてTiN膜25bを6nm堆積して、 密着層(TiN/Ti)25を形成する。Ti膜25a の堆積方法は、第1の実施形態と同様である。また、前 述のように、TDMATの熱分解によりTiN膜25b を成膜するので、この膜中には少なくとも水分が含まれ ている。

【0050】次いで、Si基板21を大気中に取り出 し、スクラバ洗浄等にて表面のパーティクル等を除去す る。その後、Si基板21に、No雰囲気中において6 50℃で30秒の熱処理を施した後、Si基板21を再 度大気中に取り出す。

【0051】次に、図2(b)~(d)に示すように、 W-CVD成長を行い、コンタクトホール24をW膜2 【0044】図6および図7に、チャンバへ導入するS 50 9で埋め込む。このW-CVD成長の形成条件について 詳しく説明する。

【0052】まず、図2(b)に示すように、W-CV D成長を行う前に、Si基板21をチャンバ内に搬入し た後に、450℃のヒーター上で加熱し、チャンバ内の 真空度を90Torrに維持する。この工程では、キャ リアガスとしてArやH2を用いる。この時、Si基板 21の温度は約440℃に上昇する。その後、チャンバ 内の真空引きを5分間行う。この時のチャンバ内の圧力 は、約4mTorrである。

【0053】次いで、図2 (c) に示すように、W-C 10 VD成長の初期核27を形成するために、チャンバ内に WF₆26aおよびS i H₄26bを同時に導入する。こ の時、WF₆26aの流量は40sccm、SiH₄26 bの流量は10sccmである。このWF626aとS i H426bの反応 (Si H4還元) により、初期核27 を下地として50nm堆積する。

【0054】その後、図2(d)に示すように、WF。 28aとH₂28bの反応 (H₂還元) により、W膜29 を200nm堆積する。それにより、コンタクトホール 24をW膜29で埋め込み、Wプラグを形成する。

【0055】上述した第2の実施形態の製造方法によれ ば、W-CVD成長を行うチャンバ内で予めSi基板2 1を450℃に加熱して5分間真空保持するので、少な くともTiN膜25bに含まれる水分は蒸発する。した がって、W-CVD成長するためにSi基板21が加熱 されても、改質されたTiN膜25bから水分の脱ガス が発生することはない。このことから、W-CVD成長 でのコンタクトホール底部の初期核の形成過程におい て、WF₆26aおよびSiH₄26bを同時に導入して も初期核27の密度は高いので、W膜29は高い埋め込 30 み特性を得ることが出来る。

【0056】なお、密着層25を構成するTi膜25a を堆積する工程からW膜29を堆積する工程までは、真 空中で連続して行うことが好ましい。これは、W膜29 を堆積する前に密着層25を構成するTiN膜25bを 大気に曝すと、大気中に含まれる水分が膜表面に吸着し て、TiN膜25bに含まれる水分量が増加してしまう からである。

【0057】 (第3の実施形態) 次に、本発明の第3の 実施の形態における半導体装置の製造装置について、図 40 8を参照しながら説明する。

【0058】図8において、32は真空搬送室であり、 その周囲に順次、第1の成膜室33、第2の成膜室3 4、熱処理室35、および第3の成膜室36が配置され ている。

【0059】真空搬送室32は、真空チャンバと、真空 チャンバ内に設けた基板ホルダーと、真空チャンバに設 けた排気口、およびN2のガス導入口とを備える。更 に、真空チャンバに接続されるロードロック室(搬入

る。

【0060】第1の成膜室33は、コンタクトメタルで あるTi膜を堆積する機能を持つ。そのために第1の成 膜室33は、図示しないが、真空チャンバと、真空チャ ンバ内に設けたTiターゲット、基板ホルダー、および プラズマ放電用の電極と、真空チャンバに設けた排気 ロ、およびArのガス導入口と、電極に接続する高周波 電源とを備える。

【0061】第2の成膜室34は、TDMATの熱分解 を用いたMO-CVD法により、TiN膜を成膜する機 能を持つ。そのために第2の成膜室34は、真空チャン バと、真空チャンバ内に設けたサセプタと、サセプタ内 に設けた加熱用のヒーターと、ヒーターに接続された電 源と、真空チャンバに設けた排気口、およびTDMA T、H2ならびにN2のガス導入口と、真空チャンバ内に 設けたプラズマ放電用の電極と、電極に接続される高周 波電源とを備える。

【0062】熱処理室35は、特定のガス雰囲気中でS i 基板を加熱する機能を持つ。そのために熱処理室35 20 は、真空チャンバと、真空チャンバ内に設けた基板ホル ダー、および基板加熱用のランプと、ランプに接続され た電源と、真空チャンバに設けた排気口、およびN2の ガス導入口とを備える。

【0063】第3の成膜室36は、W-CVD法により W膜を成膜する機能を持つ。そのために第3の成膜室 は、真空チャンバと、真空チャンバ内に設けたサセプタ と、サセプタ内に設けた加熱用のヒーターと、ヒーター に接続される電源と、真空チャンバに設けた排気口、お よびWF₆ならびにSiH₄のガス導入口とを備える。

【0064】以下に、上記の製造装置を用いた半導体装 置の製造工程について説明する。

【0065】まず、コンタクトホールを有するSi基板 (図示せず) がロードロック室 (搬入側) 31にセット され、真空引きされる。その後、Si基板は真空搬送室 32を経由して、最初に第1の成膜室33に搬入され、 Si基板上にTi膜が成膜される。この第1の成膜室3 3でのTi膜の成膜には、指向性のスパッタ法が用いら れる。

【0066】次に、Si基板は真空搬送室32を経由し て第2の成膜室34に搬入され、TDMATの熱分解を 用いたMO-CVD法により、Si基板上に密着層とし てTiN膜が成膜される。その後、同じチャンバ内で、 上記TiN膜をHo及びNoによるプラズマに暴露して、 膜中より炭素等を除去してTiN膜を改質する。

【0067】次に、Si基板は真空搬送室32を経由し て、熱処理室35に搬入され、そこで、例えばN2雰囲 気中で加熱される。この時に、H2OやNH3等のガスが 密着層のTiN膜から放出される。特に、前述の通り、 コンタクトホールの下部側壁のH2やN2のプラズマ処理 側) 31、およびロードロック室(搬出側) 37を備え 50 が施されない部分については、この加熱による効果が大

【0068】次に、上記Si基板は真空搬送室32を経 由して、第3の成膜室36に搬入され、W-CVD法に より、コンタクトホールはW膜によって埋め込まれる。 その後、Si基板は真空搬送室32を経由して、ロード ロック室(搬出側) 37に搬入され、例えばNっでパー ジされて大気圧に戻って、一連のコンタクトメタルの成 膜が完了する。

【0069】上記の製造装置によれば、Ti膜の成膜に 始まってTiN膜の熱処理までが真空中で連続的に処置 10 脱ガス量の変化を示す図 され、且つその後も真空中で連続的にW膜が成膜され る。すなわち、TiN膜を大気に曝すことがないため、 大気中に含まれる水分が膜中に取り込まれて脱ガスが発 生することもないので、コンタクトホールの初期核の形 成過程において、密度の高い初期核が障害なく形成され る。特に、コンタクトホールの下部側壁においてその効 果は絶大であり、ステップカバレッジの優れたW膜を、 コンタクトホール内に高い埋め込み特性で形成すること が出来る。

[0070]

きい。

【発明の効果】以上のように、本発明の半導体装置の製 造方法およびその製造装置によれば、TDMATを用い たCVD法によって堆積したTiN膜を密着層に用いて も、膜中に含まれる水分の量を抑制できるので、W-C VD成長による埋め込み特性の向上を図り、電気的かつ 形状的にも安定したWプラグを形成することが出来る。

【図面の簡単な説明】

【図1】 本発明の第1の実施形態における半導体装置 の製造方法を示す工程断面図

【図2】 本発明の第2の実施形態における半導体装置 30 の製造方法を示す工程断面図

【図3】 TiN膜厚と脱ガス量の関係を示す図

【図4】 TiN膜厚と電気特性の関係を示す図

【図5】 コンタクトホールにおける初期核の形成状態 でのボトムカバレッジに関する、WF6とSiH4の導入 タイミングに対する依存性を示す図

【図6】 コンタクトホールにおける初期核の形成状態 でのボトムカバレッジに関する、SiHュ流量に対する

依存性を示す図

【図7】 コンタクトホールにおける初期核の形成状態 でのボトムカバレッジに関する、WF6流量に対する依 存性を示す図

16

【図8】 本発明の第3の実施形態における半導体装置 の製造装置を示す構成図

【図9】 従来のWプラグを形成する半導体装置の製造 方法を示す工程断面図

【図10】 プラズマ処理の有無によるTiN膜からの

【図11】 熱処理の有無によるTiN膜からの脱ガス 量の変化を示す図

【符号の説明】

11、21、41 Si基板

12、22、42 コバルトシリサイド

13、23、43 絶縁膜

14、24、44 コンタクトホール

15、45 Ti膜

16、46 少なくとも水分を含むTiN膜

20 17、47 H₂およびN₂のプラズマ

18、48 改質されたTiN膜

19, 49 WF₆

110,410 SiH₄

111、411 初期核

112, 412 H₂

113、413 W膜

25 密着層 (T i N/T i)

26 WF₆及びSiH₄

27 初期核

28 H₂

29 W膜

31 ロードロック室 (搬入側)

32 真空搬送室


33 第1の成膜室


34 第2の成膜室


35 熱処理室


36 第3の成膜室

37 ロードロック室 (搬出側)












【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



フロントページの続き

(72)発明者 樋野村 徹

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 原田 剛志

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

Fターム(参考) 4K030 AA04 AA06 AA11 AA16 AA17

BA18 BA20 BA38 BB12 CA04

DA01 FA10 HA01 JA01 KA49

LA15

4M104 AA01 BB14 BB20 CC01 DD08

DD16 DD19 DD22 DD37 DD43

DD44 DD45 FF22 HH15

5F033 JJ18 JJ19 JJ33 KK01 KK25

NN06 NN07 PP02 PP04 PP06

PP09 PP11 PP15 PP33 QQ09

QQ10 QQ11 QQ37 QQ92 RR04

RR15 WW02 XX02 XX09